unit-delay simulation

Моделирование при единичных задержках (без учета разброса задержек элементов в реальной логической схеме)