logic under test

Проверяемые логические схемы